Данный чип добывается с ПлейЧойса10. А ниче, что у него отличается пол литра от NESовской? Это документировано.

Именно. Пол литру, при этом, подбирать уже свою, как это делают на несдеве. Максимально близкую к оригиналу.

Верилог - моя проблема. А логику работы можно будет проследить и из Ц кода.

Я сравнивал несколько дней назад на одном телике поллитры у RP2C02 (famicom) и UA6538 (микросхемная денди).
Вообще две большие разницы. Может декодеры PAL/NTSC влияют, а скорее всего, и в самих чипах есть отличия в пол-литре.

Надо думать, как нам раздербанить UMC/TA со слоями, обязательно.
Там, помимо палитры, нужно посмотреть, как в транзисторной логике формируются тайминги и всякие заглушки на VBLANK. И делитель проца в 6527Р тоже.
Можно на коммерческой основе отдекапить. Есть ли новости от Homer'a?

Вообще, правильней даже формировать не RGB. В яркостный сигнал Y вместе с синхрой кодируется 4х уровневая яркость дендика, а 12 фаз поднесущей кодируются в цветоразностные сигналы R-Y/B-Y. Таким образом, наиболее правильным выходом для клона PPU я вижу именно компонент YRpBp.

Закончил трассировку PPU:

(картинки кликабельны, полноразмерные фотки примерно по 20 MB каждая)

Исходники фотошопа тут : http://breaknes.com/files/PPU/2C02G.zip (260 MB)

Также получили снимки травленного чипа от Гомера, сейчас я их сшиваю (комп тупит дико +сказываются выходные )


Так вышло что наши фотки появились почти одновременно с отслоенными фотками PPU от мембера с Visual6502:
http://uxul.org/~noname/visual6502/RP2C ... gned/view/

Ну и в плане схем: сейчас работаю над "средним" куском чипа. Из интересного обнаружил там контрольные регистры 2000/2001, мультиплексор (правее я разместил его схему из патента US4824106), регистр 2003 (для доступа к OAM) со схемой инкремента, а также какую-то затейливую схему, на вход которой подаются V-counter и данные спрайтового буфера, похоже на компаратор. Попутно обнаружил много новых линий (которые уже учтены на полоноразмерных схемах выше).

Сайт запущен:

http://breaknes.com/

Сшил полученные фотографии стравленного PPU:

(полноразмерная фотка 40 MB)

не хватает маленького кусочка, но там выше есть такой же участок схемы, так что не важно )

Пожалуйста, пожалуйста, пожалуйста дублируйте распознанные блоки в логическую схему тоже! Оченама хочется замутить функциональный клон ППУ с компонентным выходом!

HWM, не раньше чем будет готова полная транзисторная схема. Смотри, всего там 5 крупных блоков, 3 из них я практически уже разобрал.
Остался массив счетчиков слева внизу (там 8 (или 16) однотипных счетчиков, с ними проблем не будет) и ещё справа-внизу квадратный кусок, я называю его data reader, он занимается выборкой данных PPU (name table, patterns, attribute table)

Отлично! Родина тебя не забудет!

Я выяснил суть куска, который находится в левом нижнем углу :

http://code.google.com/p/breaks/wiki/PPU_OAM_FIFO

Поражаюсь насколько всё просто и одновременно сложно устроено в PPU )

Транзисторная схема OAM FIFO:


-- 10 ноя 2012, 00:55 --

Принялся за последний кусок PPU: data reader.

Расположение на чипе :


Эта часть схемы PPU занимается выборкой строки тайла из 8 точек, на основе scroll-регистров, которые задают положение тайла в name table и точного (fine) смещения начальной точки внутри тайла. Результаты (текущая точка тайла) передаются в мультиплексор, для смешивания с текущей точкой спрайта, ну а результаты смешения уже выводятся непосредственно на ТВ (используя палитру и фазогенератор).

Я как-нибудь нарисую схемы следственных связей, как выбирается точка тайла, а пока просто первые результаты разбора транзисторной схемы :



-- 10 ноя 2012, 01:06 --

Всю писанину теперь можно найти тут : http://breaknes.com/info

Закончил работы над data reader-ом (картинки обновил, см. выше). Теперь у меня есть практически вся схема (осталось кое-чего в середине доделать и мультиплексор)!

Когда же будет релиз этого убер эмулятора-убийцы разогнанных хексакоров?

Точную дату назвать не могу, ещё много чего нужно сделать.

Доделал середину PPU:


Обнаружил что можно каким-то образом использовать горизонтальную позицию тайла в качестве текущего цвета, вместо смешанного цвета заднего фона/спрайта. Значит можно делать "радужные" картинки (горизонтальные градиенты).

-- 11 ноя 2012, 19:11 --

А, как оказалось это просто для доступа к палитре через $3F00...$3F1F

Какие еще адреса пространства ППУ стали известны? Я про кусок между 3000 до 3EFF. И было бы не плохо уже куски в схемку переводить.

Вот как раз адресный декодер я и найти не могу )))
Ещё осталась милипизерная схемка в самом низу чипа, но на декодер она не похожа, где-то в недрах data reader-а находится декодирующая схема.

Там по сути и декодера то не должно быть, т.к. адресный регистр работает наружу. Тут скорее адресный генератор на базе счетчиков и плюс схема проверки, когда адресный регистра настроен на палитру, то активировать эту линию TH/MUX.

Всю схему слеплю уже скоро, но вначале хочу симулировать работу H/V-счетчиков, потому что из них выходит много контрольных линий, которые расползаются по всему чипу и я не могу идентифициорвать их назначения. А без названия этих контрольных линий схема будет не полной.

А как насчет intel compiler?
Может быть /O2 и /QxO улучшат ситуацию?



-- 11 ноя 2012, 22:45 --

Вот, кое-что для справки

Если в Credits'ы попадут донаторы (или даже их сайты ? ), я первый в очереди на материальную помощь проекту. Очень интересна мне вся эта задумка

EvGS, вопрос с компилятором пока неактуален, есть более важные вопросы )

Мат. помощь пока не требуется, работаем за еду ээээ идею

Подчистил схемку PPU-рендерера (находится в верхнем левом углу):



В этой схеме находится самая интересная часть, "мозг" PPU : H/V random logic. По сложности он конечно уступает рандомной логике 6502, который сложнее примерно раз в 5. Но тем не менее, логика достаточно сложная, без транзисторной схемы я вообще не представляю как можно разобраться в хитросплетении этих кишочков )) А со схемой все гораздо понятнее.

Все блоки идентифицированы, можно приступать к эмуляции чипа. Хотя нет, ещё остается та самая милипизерная схема, в самом низу чипа

Бонус: контакт /RES

В нем находится динамическая защелка (выделена желтым гексагоном), которая устанавливается при возникновении импулься сброса (/RES).
Контрольная линия - RC очищает все регистры PPU, пока защелка активна.
А специальная линия - REGCL очищает саму защелку. Это происходит в конце каждого кадра, после vblank. Скорее всего это что-то вроде отклика от PPU на сигнал сброса.