а я кстати изучал этот процессор, если что могу помочь, спрашивайте.

Гость, на каком уровне знаешь 6502? И в каком смысле "изучал" ?

http://breaknes.com/files/APU/NOISE.jpg

Сегодня экспериментальный стрим на новой платформе

http://www.twitch.tv/ogamespec

-- 02 апр 2013, 23:10 --

http://breaknes.com/files/APU/TRI.jpg

-- 03 апр 2013, 19:13 --

http://twitch.tv/ogamespec

Продолжаем изучение канала дельта-модуляции.

http://www.twitch.tv/ogamespec



PSD исходник: http://breaknes.com/files/APU/DPCM.zip [120 MB]

-- 11 апр 2013, 18:53 --

Продолжаем попытки понять устройство схемы контроля DPCM DMA.

http://twitch.tv/ogamespec

- Обновил движок сайта (сделал корректный переход на UTF8).
- Обновил Чтиво http://breaknes.com/info, теперь можно выбирать по категориям (6502 / PPU / APU)

Плюсую! Вернемся к PPU?

К PPU обязательно вернемся, но вначале я хочу добить 6502, чтобы тестировать уже на реальном железе и реальных играх, а не на искусственных тестах.
Следующие выпуски будут посвящены 6502.

Обновил схему 6502 :

- подписи транзисторов для декодера
- правильные названия для линий /T0, /T1X и T1 (T1 было T0, /T1X было /T0, а /T0 было /T1, теперь всё как надо).
- линия сброса короткого счетчика циклов (T0-T1) теперь называется TRES1, а длинного (T2-T5) - TRES2.

Схема тут на постоянном месте : http://breaknes.com/files/6502/6502.jpg

Сегодня, если силы останутся, то начну в стриме резать верхнюю часть на блоки и добавлять на сайт с подробным описанием и псевдокодом для симуляции этого блока.

Long cycle counter : http://breaknes.com/info/14

Instruction register : http://breaknes.com/info/15
RDY : http://breaknes.com/info/16
Predecode logic : http://breaknes.com/info/17

http://www.twitch.tv/ogamespec

-- 30 апр 2013, 22:45 --

http://breaknes.com/info/18

Схема обработки прерываний 6502 + логика условных переходов.

Насмотревшись стримов Орга решил сам немного копнуть ППУ. Вот первичный узел: формирование пиксельклока PCLK и 12 фаз поднесущей:

Засимулировал ИЧСХ работает!

А если расставить эти последовательности в правильном порядке, то все становится очевидным:

Будем копать дальше циклогенератор и растеризатор. :3

У тебя D-triggerы по фронту срабатывают или по уровню ?
Потому что как мне сказали на форуме 6502.org - треугольник означает что D-trigger срабатывает по перепаду уровня.

Это действительно так. Однако, если присмотреться, то защелка начинает изменения сигнала именно на перепаде разрешающего уровня и сохраняет по обратному. При этом, в прямой транзисторной схеме скорость переключения достаточна, чтобы лаги были минимальными и состояние изменялась очень близко к перепаду. А у ПЛИС маршрут сигнала (а значит и его задержку) задает только фиттер, а ему как вздумается, так и сделает. Поэтому, замена Д-триггеров на защелки потере функциональности не привело:

однако, как и ожидалось, добавило лаги в сигналы, откуда в последствии повылазят глитчи:

Так что в разрезе повторения в ПЛИСине - пусть остануться Д-триггеры. Если собирать на россыпухе - тогда защелки (ТМ5/ТМ7 например).

PS Я вот думаю, может имеет смысл первичного повторения на россыпухе? Прям на макетке можно осилить. Было бы очень интересно.

Мдя, видно что сигнал поплыл.. Может защелкам propagation delay открутить в 0 ? Ведь в реале защелки там - это транзисторы с изолированным затвором, на них по идее задержка минимальна.

Да ты маньяк)

Кстати, а что за программу ты используешь ?

Не особо поможет. Такова Суть(тм) ПЛИСок.

Да не, это же забавно. Не труднее твоего распознавания кристалла. Кстати, я хочу схему PAL PPU, причем китайского 6538.

Кактус. Правда, 9.1SP2 (с генератором лицензий), т.к. в нем симуляция все еще встроенная, а ModelSim я пока еще не осилил.